El 'Mobile World Congress' de los chips de Málaga se centra en la sostenibilidad

Mario Nemirovsky, del Instituto Innova Ricardo Valle, se reunió en mayo de 2022 con el CTO del prestigioso IMEC (Centro Interuniversitario de Microelectrónica), líder mundial en el área de diseño de producción de chips, Ilian Spillinger, a quien conocía de sus estancias en el Instituto de Tecnología de Israel (Technion). A la conversación se sumó el CEO del centro con sede en Lovaina, Luc Van den Hove, y un par de años después, gracias a la implicación de organizaciones empresariales, universidades y administraciones, se ha consumado el desembarco en Málaga.

Pero la innovación en el sector avanza a tal velocidad que es probable que el tema de conversación hoy varíe sustancialmente del que mantuvieron entonces. La gran propuesta de IMEC en el gran evento anual del sector, el SPIE Advanced Lithography + Patterning 2024, tiene color: verde.

Los dispositivos semiconductores tienen una huella de CO2 de aproximadamente 175 megatoneladas, equivalente a las emisiones anuales de 30 millones de personas. Más del 70% de la huella de carbono generada durante la vida útil de un smartphone se remonta al proceso de fabricación, y en esa fase alrededor del 40% proviene de los chips, en concreto, de los procesos de litografía y grabado necesarios para su producción. 

El proyecto imec.netzero plantea un modelo de fábrica virtual que calcula el consumo de energía, agua, minerales y emisiones de gases de efecto invernadero asociados a los diferentes procesos involucrados en la creación de chips.

La mayoría de los procesos de grabado en seco dependen de compuestos fluorados con un impacto muy alto en el calentamiento global y optimizando la pila de capas de material utilizadas se logra una mejora del 60%. IMEC instaló un sistema que permite la recuperación del 70% hidrógeno para litografía ultravioleta extrema (EUV).

En el SPIE Advanced Lithography + Patterning 2024, destacó también la presentación de Anne Kelleher, de Intel, quien anunció: "Estamos camino de alcanzar un billón de transistores en un producto empaquetado en 2030". La cuestión ha alcanzado cotas de interés geopolítico por la carrera de Estados Unidos y China por instalar máquinas EUV de alta apertura numérica (NA). 

Técnica de costura

El fabricante neerlandés ASML ha instalado la primera en una fábrica de Intel y podría estar lista en 2025. Según la española Jara García-Santaclara, de ASML, puede producir una imagen hasta un 40% más pequeña, pero origina una reducción del campo de visión, de modo que habrá que seguir innovando. El futuro pasa por una técnica de costura.

La industria busca soluciones para conseguir que cientos de miles de millones de transistores quepan en un chip. Kelleher se refirió a una nueva tecnología de embalaje que podría reducir el consumo de energía 500 veces. Esta convergencia implicaría la desaparición de la división entre la fabricación de obleas y el embalaje posterior. "La línea entre el silicio y los envases avanzados se está desdibujando", afirmó al respecto la directiva de Intel.